-
[SystemVerilog] 클래스 4 데이터 은닉개발/SystemVerilog 2022. 1. 24. 17:23
데이터를 은닉하여 클래스 외부에서 접근할 수 없도록 만들 수 있다.
local , protected 키워드를 사용한다.
class frame; local logic [4:0] addr; local logic [7:0] payload; protected bit parity; ... endclass
local 으로 정의하면 해당 클래스의 멤버들만 그 변수를 참조할 수 있다.
protected 으로 정의된 변수는 는 하위 클래스의 멤버들도 참조할 수 있다.
'개발 > SystemVerilog' 카테고리의 다른 글
[SystemVerilog] 랜덤변수 2 (0) 2022.01.26 [SystemVerilog] 랜덤변수 1 (0) 2022.01.25 [SystemVerilog] 클래스 3 다형성2 (0) 2022.01.24 [SystemVerilog] 클래스 3 다형성 (0) 2022.01.24 [SystemVerilog] 클래스 3 상속 (0) 2022.01.24