-
[SystemVerilog] 시스템베릴로그 개요개발/SystemVerilog 2022. 1. 10. 21:06
시스템베릴로그는 기존의 베릴로그를 확장하여 설계, 스펙, 검증을 통합된 언어로 할 수 있게 해준다.
기존 verilog 2001 문법에 비해서 추가된 것들이 상당히 많다.
거의 다른 언어라고 봐도 무방할 정도 (하지만 베릴로그 문법과 호환된다.)
시스템베릴로그에서 도입된 것들을 나열하면 다음과 같다.
데이터타입 추가
연산자 추가
스케쥴링 추가
task / function 문법 강화
객체지향 프로그래밍
contriant randomization
인터페이스
프로세스 통신
coverage
assertion
DPI
...
이외에도 더 많이 있다.
특히 검증과 관련해서 기능이 많이 강화되었다.
객체지향과 contraint random기능은 설계를 검증하기 위해 테스트벤치를 짤 때 매우 유용한 기법이다.
다음 글에서부터 시스템베릴로그를 자세히 공부해본다.
'개발 > SystemVerilog' 카테고리의 다른 글
[SystemVerilog] 연산자 (0) 2022.01.13 [SystemVerilog] 절차적 할당 2 (0) 2022.01.11 [SystemVerilog] 절차적 할당 1 (0) 2022.01.11 [SystemVerilog] 데이터 타입 2 (0) 2022.01.10 [SystemVerilog] 데이터 타입 1 (0) 2022.01.10